Angelia/Hermes Lite V2.0

Règles du forum
Cette section est dédié a vos projets, descriptions et demandes d'aide.
Merci de limiter le nombre de sujet par projets.
Lorsqu'un sujet deviens long vous pouvez éditer le premier message pour maintenir à jour le descriptif et garder en lisibilité
Avatar de l’utilisateur
marc
Electrolab::Membre
Messages : 840
Enregistré le : 14 mars 2017, 15:05

Re: Angelia/Hermes Lite V2.0

Messagepar marc » 15 févr. 2019, 19:21

Par excès de confiance, j'ai osé (si si) installer le dongle USB Blaster qui sert à buriner le silicium du fpga.
Grand mal m'en a pris, BSOD, kernel panic, mort du noyau... et trois jours de réinstallation. Seul backup accessible à 650 km de distance, en Savoie, idem pour les fichiers de récupération système... Inutile de vous dire que dans la bagarre, j'ai du peut-être perdre quelques plumes (j'en doute, mais c'est un tel b...)

l'avantage, dans l'histoire, c'est que j'ai une belle base de registre toute propre maintenant. :-D

mais cela ne m'a pas empêché de passer au lab, de mettre la main sur les XO manquants, les coller sur les feuilles des kits.

======================================================================================================================
NOTE IMPORTANTE

Sur chaque feuille de kits, vous aurez une ligne avec une référence ASTXR-12-38.400MHZ-514054-T
et sur cette ligne DEUX composants. Un oscillateur 38,4 plutôt situé sur le centre de la feuille, et l'autre, un Quartz 38,4, situé sur la droite de la feuille.
C'est bien sur l'XO qu'il faut souder (le quartz est optionnel et peut servir à cadencer l'ADC, mais il est déconseillé de l'installer).

l'XO se reconnait facilement à ses 6 points de contact sous la semelle du composant. Le quartz n'a que 4 plots

lorsque vous verrez la taille du schmilblick, vous risquez d'avoir des sueurs froides. Beeauuuuucoup de flux, et du fil de soudure de 0.3. Et une panne fucking fine.

Marc
Avatar de l’utilisateur
julienn
Messages : 134
Enregistré le : 05 déc. 2018, 19:46

Re: Angelia/Hermes Lite V2.0

Messagepar julienn » 16 févr. 2019, 18:59

@marc: Pas de chance ! Si tu as besoin je peux te recuperer des donnees (j`ai meme deja fait des ssd en dessoudant et dumpant puce par puce)
J`ai installe le machin sous linux, et tout a ete reconnu tout seul.

J`ai hate de tester :D
Avatar de l’utilisateur
marc
Electrolab::Membre
Messages : 840
Enregistré le : 14 mars 2017, 15:05

Re: Angelia/Hermes Lite V2.0

Messagepar marc » 16 févr. 2019, 22:00

hélas, récupérer n'était pas le problème, mais ressusciter le noyau était le but...
aucun fichier de perdu, mais tout à réinstaller coté soft
ca marche maintenant, après deux bonnes journées de boulot

les "kits" partiront demain, puisqu'a priori, la "poste louvre" est ouverte. Je ferais partir tout ça en colissimo "assuré" pour plus de prudence, en espérant que ce ne sera pas trop écrasé durant le transport

au dernières nouvelles, F4GRX a fait fonctionner son oscillateur 38,4 MHz... il n'est donc pas nécessaire que le fpga soit programmé pour qu'il fonctionne. C'est une très bonne nouvelle.

je me colle à l'écriture du wiki demain
bonne nuit à tous

Marc
Avatar de l’utilisateur
f4grx
Messages : 881
Enregistré le : 26 sept. 2016, 13:58

Re: Angelia/Hermes Lite V2.0

Messagepar f4grx » 16 févr. 2019, 23:19

Je confirme aussi le fonctionnement du 25 MHz du PHY que marc avait observé.

Pour cela je me suis servi d'un SDR comme spectro.
A savoir: le RTLSDR R820T recoit le 38.4 mais pas le 25. Un radio badge par contre recoit les deux.

En revanche je vais devoir me payer un PHY supplémentaire a cause d'un putain de splash de soudure sur DB9 (au dessus des selfs) qui a court-circuité le 1V2 sur 12Vin (en fait, enpwr). Il est un peu con ce GRX, et ce connecteur aussi, au passage... Heureusement je n'avais pas soudé le FPGA sur la carte qui a subi ca... par contre il semble que le TCXO de la même carte a fait pouf également, ce qui m'inquiète assez pour les autres circuits de la carte... le PHY survolté se serait il permis de shunter son 1v2 et son 3v3? je l'ignore... a la mesure le 3v3 a sa valeur nominale, maintenant, mais c'est peut etre parce que le PHY a cramé.

je vais la garder en réserve pour plus tard, cette board...

A noter aussi, dès que le FPGA est soudé, le 8v disparait, car toutes les pins du FPGA passent a zero. y compris le jtag d'ailleurs... la détection via JTAG ne donne rien pour l'instant avec mon adapteur connu pour fonctionner:

Code : Tout sélectionner

grx@grx ~/nc-squalyl/projects/Radio/hermeslite $ ./load.sh
Open On-Chip Debugger 0.10.0+dev-00167-g29cfe9c (2017-07-20-19:27)
Licensed under GNU GPL v2
For bug reports, read
   http://openocd.org/doc/doxygen/bugs.html
jtag
adapter speed: 1000 kHz
Info : clock speed 1000 kHz
Error: JTAG scan chain interrogation failed: all zeroes
Error: Check JTAG interface, timings, target power, etc.
Error: Trying to use configured scan chain anyway...
Error: cyclone4.tap: IR capture error; saw 0x0 not 0x1
Warn : Bypassing JTAG setup events due to errors
Warn : gdb services need one or more targets defined
   TapName             Enabled  IdCode     Expected   IrLen IrCap IrMask
-- ------------------- -------- ---------- ---------- ----- ----- ------
 0 cyclone4.tap           Y     0x00000000 0x020f30dd    10 0x01  0x03


All zeroes... pas glop!
F5MI
Messages : 26
Enregistré le : 23 juil. 2017, 17:57

Re: Angelia/Hermes Lite V2.0

Messagepar F5MI » 17 févr. 2019, 13:46

@f6itu
Marc je ne comprends pas trés bien ce qui t'es arrivé avec ton dongle!!
Ça risque de nous arriver à tous?
Est ce que la programmation du FPGA à la fin de Quartus serait pénible?
Il va falloir faire une liste des choses à éviter pour ne pas se retrouver plantés dans les ronces!! et ne plus pouvoir sans sortir
73 JP
:berk1:
Avatar de l’utilisateur
marc
Electrolab::Membre
Messages : 840
Enregistré le : 14 mars 2017, 15:05

Re: Angelia/Hermes Lite V2.0

Messagepar marc » 17 févr. 2019, 14:57

hello à tous en général et JP en particulier
Ne t'inquiètes pas... c'est précisément pour vous éviter les emm... que l'on part en tête. Certains dongle USB (pas tous, ceux utilisant un STM32) plantent la machine "velu" sous Windows 10. Les dongle a base de PIC ne sont pas concernés. Le bug est probablement propre à la gestion des drivers de W10... je suis en train d'installer W8.1 dans une VM pour vérifier celà (c'est lent, il faut que je télécharge la flat en 4G, faute de connexion internet "câble"... ce n'est pas une semaine très faste)
je me colle au wiki... la programmation viendra bien assez tôt, il faut d'abord monter le transceiver.

la brasure de la semelle des régulateurs de tension est nécessaire dès les premières tension mesurées. Sans ça, un niveau de bruit important perturbe le montage
idem pour le fpga, nous venons de découvrir que sans ce rappel de masse, les diodes de diagnostic restaient allumées, laissant fortement supposer que les sorties du fpga, théoriquement à gnd à la mise sous tension, seraient dans un état indéterminé.
j'avais déjà constaté des oscillations spontanées sur le Hermes v1 lorsque la semelle du pavé ADC n'était pas soudée... donc, a priori, une fois que l'on est certain du bon positionnement des QFN et QFP, je pense qu'il est conseillé de souder les semelles, quand bien même cela rendrait le démontage du circuit particulièrement compliqué.

Marc
F5MI
Messages : 26
Enregistré le : 23 juil. 2017, 17:57

Re: Angelia/Hermes Lite V2.0

Messagepar F5MI » 18 févr. 2019, 11:50

Marc bjr,
Souder les semelles!! J'avais soulevé ce Pb il y a longtemps, et à l'époque c'était 'Bof c'est pas la peine c'est un frein thermique!'
Le PB reste entier! Si tu as soudé l'ADC comment vas tu être sur de bien souder la semelle..? Et si on a rien soudé encore, quelle est la meilleure méthode de procéder pour souder le composant (pins et semelle), je suppose qu'on va pas se taper le 'Reflow' Avec un banc de soudure à air chaud?

JP
Avatar de l’utilisateur
f4grx
Messages : 881
Enregistré le : 26 sept. 2016, 13:58

Re: Angelia/Hermes Lite V2.0

Messagepar f4grx » 18 févr. 2019, 11:53

Hello, Il y a des trous pour souder les semelles par l'envers du PCB, donc absolument aucun souci :)
Avatar de l’utilisateur
marc
Electrolab::Membre
Messages : 840
Enregistré le : 14 mars 2017, 15:05

Re: Angelia/Hermes Lite V2.0

Messagepar marc » 18 févr. 2019, 12:17

C'est tout comme raconte Seb... y'a des trous pour (tu as le pcb, pourtant...)

le plus délicat, c'est l'oscillateur et le quartz. Je recommande d'opérer comme suit :

- arrêter le café et autres excitant au moins deux jours avant l'opération
- tartiner de flux le dessous de l'oscillateur et les pads de soudure du pcb
- déposer une légère goutte de soudure sur les pads de l'oscillateur
- étamer les pads du pcb, puis nettoyer 3 des 4 pads avec un bout de tresse (ceci pour "pré-étamer" le pad avec le même type de soudure que l'on emploie, histoire d'avoir une surface non oxydée et la même composition métallique, ce qui facilite la brasure)
-retartiner les pads du pcb après passage de la tresse
- positionner le caillou à sa place, le maintenir en place avec une précelle.
- envoyer la soudure avec une panne aiguille sur le quatrième plot que l'on n'aura pas nettoyé à la tresse. Par conduction thermique, le plot pré-étamé du caillou va fondre et se souder au pad étamé
- laisser refroidir, le quartz ne devrait pas bouger
- souder les trois autres plots sous binoculaire, en surveillant bien le point de diffusion liquide de la brasure sous le composant (lequel est très légèrement surélevé grâce aux gouttes de soudure précédemment déposées)

coller la bourre sur le montage, vérifier que ça oscille, sinon re-flux, re-chauffe délicate en faisant attention de ne pas décoller les pistes.

lorsque ça oscille, se verser une bonne rasade de vintandaj, on l'a bien mérité

Marc

NB : l'XO 38,4 MHz a 6 plots, ne pas déposer de goutte de soudure sur les deux plots du milieu
F5MI
Messages : 26
Enregistré le : 23 juil. 2017, 17:57

Re: Angelia/Hermes Lite V2.0

Messagepar F5MI » 18 févr. 2019, 15:35

@F4GRX pour amener le R820T2 bien en dessous de 24 Mhz. Autour de 12 Mhz!

Mise à jour: un fichier binaire Windows prêt à l'emploi pour SDR # peut être téléchargé à l' adresse https://mega.nz/#!K0YwyLDb!jMdJb2DwjMTn ... 5eQnOjj82g . Copiez simplement le fichier dans le zip dans le dossier SDR #.

https://github.com/mutability/rtl-sdr/P


JP

Retourner vers « Les Projets »

Qui est en ligne

Utilisateurs parcourant ce forum : Aucun utilisateur enregistré et 1 invité