howto reflow (Season2Episode1)

[marc]

effectivement, la question s'est posée avant même d'envisager de construire le projet
Paradoxalement, c'est un gateware abouti. Il y a déjà deux versions différentes coté réseau (protocole 1 et protocole 2) donc en phase avec les travaux de l'OpenHPSDR. La carte a été testée et avérée fonctionnelle en protocole 2 avec Metis (nouvelle version de powersdr "gigabit"), LinHPSDR et même SDR Console de Simon Brown.
Donc coté soft, ça tombe en marche

coté auteur, le gars m'explique que l'utilisation d'un stencil est inutile (voir limite stupide) et que jusqu'à présent, il n'a rencontré aucun problème... je m'y attendais.
la coupure de la piste en centre de carte serait due à "la phase de test électrique" (sic) mais comme toutes les gpio du centre sont à gnd, cela n'a aucune importance.

donc je me rallie à ta suggestion :
- le pcb a été fait à l'arrache, rien n'interdit d'en re-concevoir un autre (en gros, faut-il se polariser sur le dessin d'un stencil uniquement, ou envisage-t-on un fork pour un nouveau cuivre)
- si nouveau cuivre, tant qu'à faire, autant utiliser le même étage final que le Hermes Lite qui sort 5W plutôt que 1 W, ça n'a strictement aucune conséquence sur le hard en aval

ce qui cependant me fait poser quelques questions :

- dois-je commencer à reverser le schémas ? ou part-on sur le pcb uniquement ? ou le stencil uniquement ? En d'autres termes, on commence par quoi, quelles sont mes chances de parvenir à la fin ? (je suis très loin d'avoir ton expérience dans ce domaine)
Marc-

[marc]

détail de la réponse de Fainitsky
"I don't know for what you need to use a stencil for FPGA soldering. For what ? For applaying a soldering paste ? Please find one video on YouTube where stencil is using for BGA soldering, I wanna see this."

le genre de lecture qui me met en joie le matin... je vais compter jusqu'à 8512 avant de lui répondre, car je risque de devenir grossier

Marc

[nats]

Concernant ce gars:
je ne me battrai pas à débattre avec lui, l'IPC-7095 et 7525 sont des sources suffisantes. Sachant que j'ai toujours vu mettre de la pâte par les assembleur et cela pour deux raisons.
La première c'est qu'elle contient du flux, la deuxième c'est que l'ajout de matière fait que même cas de déformation ou de pad pas bien à niveau la contact va se faire. On peut monter du BGA avec
juste du flux et pas de matière en plus, dans ce cas il faut une board nickel et les chances de soudure sèche entre bille et pcb augmentent !

Bref non les réparateurs de téléphones dans leur stand ne me servent pas de références -_-

La phase de test électrique qui coupe la piste.... Bon celle la on me l'avait jamais fait.

Concernant le redesign éventuel:
Pour faire les choses bien il faudrait commencer par regarder le code FPGA. Je dis ça car si le code est a peu prêt générique il ne faut pas repartir sur le même fpga. Plutôt sur du moderne moins cher.
Une fois cette étape décidée, je pense qu'il vaut mieux reprendre les datasheet des composants principaux (y en a pas tant que ça) et refaire un schéma sur cette base et après seulement le matcher avec l'existant.
Normalement ils ne devraient pas être si différent.

Je me suis baladé sur le site du projet et c'est le vide intersidéral... Je vais aller jeter un oeil aux sources.

[Flax]

HAN ! Je vais faire mon gros connard : "je vous l'avais dit" !
Rappel, et je cite:

Ok, je m'étais imaginé qu'il y avait de la marge de changement possible, vu qu'à un moment de la discussion Marc avait regardé d'autres modèles de la même famille qui avaient un package différent.
Mais si le re-routage de la carte n'est pas possible -> fin du débat.

Bon, ben au final on y arrive au re-design de la carte Très honnêtement, ça fait des mois - littéralement - que je vous vois ramer face à se projet, et je suis en admiration devant votre ténacité ! Mais là, le coup du projet PCB sous un format de logiciel propriétaire obsolète, je sentais bien que c'était la cerise sur le gâteau, la goutte d'eau qui fait déborder le vase, bref, ça a dépassé les bornes du pont du Rubycon :p Et je vous comprend !

[nats]

Flax je pense que tu te trompe de projet, on ne parle pas du même. Le changement de carte et le redesign complet concerne l'Angelia (chose que je soutiens depuis le début car design pas open au final et FPGA vraiment cher).

La c'est un autre projet avec un FPGA plus petit.

[Flax]

Effectivement je me trompe de projet. Yen a trop j'arrive pas à suivre

[marc]

et j'en rajouterais une couche (toujours la même) en disant "naaaannnnn ! faut pas faire de redesign du tout ! ce sont des projets "as is"... quitte à dépenser des sucres rapides pour nous alimenter les boyaux de la tête, autant partir vers un design totalement original et non "repenser" en partant du travail des autres, surtout sur des SDR de la toute première génération OpenHPSDR. il y a plein de développements plus prometteurs
- Celui de Nats, bien entendu
- le projet Hermes V2 et / ou Minerva, tous deux open, tous deux en cours de dev, tous deux allant dans le sens de ce que vous critiquez... mais tous deux hélas, encore à un stade embryonnaire.

Je rappelle qu'à l'origine, Angelia était là pour combler un trou technologique "pour les 5 années à venir avant arrivée d'un sdr Open utilisant des composants moins chers et plus performants"... je n'aurais jamais imaginé qu'il puisse s'écouler plus de 2 ans entre le moment ou l'on a lancé l'idée et le jours ou l'on a pu commencer à envisager son montage, c'est à dire cet été. (d'ailleurs, sur cette période, Apache a eu le temps de sortir 5 modèles différents)

Dans l'ensemble, le bilan est malgré tout assez positif. Il nous a permis de comprendre l'architecture du frontend "universel" et de corriger pas mal d'erreur de dessin (et d'en vendre à quelques personnes à l'étranger), d'intéresser plus de gens aux SDR (avec notamment le "petit" projet HermesLite) et d'envisager plus sereinement le design d'un pcb "made in electrolab" (ce qui m'aurait semblé totalement irréaliste il y a seulement 2 ans justement). A un moment, d'ailleurs, Nats m'avait quasiment convaincu de faire le reverse du pcb de l'Odyssey... et ça ne me faisait plus peur du tout. Mais je jeu en vaut-il la chandelle ?

Zenos a reçu le fpga, Nats va le souder avec succès j'en suis persuadé :-) (je vais chanter comme Reg' lyss "mets du flux" sur l'air de "mets de l'huile"). Dans un petit mois, le bouzin fera trembler un haut-parleur

... et on passera à la suite
:-)

MArc

[nats]

Normalement je fais une tentative dimanche, je te tiens au jus

[marc]

carbonisation immédiate de cierges sur l'Autel de Saint Phénix, solipsiste et Saint Hyx, factotum (fête suprême Quarte) et trois prières à Sainte Nitouche (Orante)

(je soude du QFN actuellement, j'ai le fer tremblotant)

[nats]

Plutot pour Azathoth le cierge s'il te plait On va avoir besoin de chaos !