Angelia/Hermes Lite V2.0

[marc]

Chaleureux bonjour (fait déjà 30°C et il n'est que 7H45)

oui, je comprends mieux.
Effectivement, la solution "repiquage de la F.I." serait une hérésie avec un truc capable d'échantillonner 60 MHz d'un coup. Donc éviscération du Drake, c'est l'approche la plus propre et la plus élégante.

Concernant le pto, ne serait-il pas plus simple de coller un encodeur de qualité en lieu et place du système bizarroïde du TR7 (et en profiter pour faire de même pour tout ce que le drake compte de potars et boutons) et envoyer tout ça via un câble USB ? ce ne sont pas les interfaces de ce genre qui manquent
il serait ensuite plus simple de récupérer la véritable fréquence via CAT pour ensuite l'afficher... un arduilol devrait y parvenir

Inconvénient, cela nécessite deux câbles entre la cpu de contrôle et le rig : ethernet et usb. Ou alors la solution Uart qui effectivement pourrait fonctionner.

Mais à mon avis, vu la taille du boitier du drake, rien n'interdit de coller directement une carte micro dans le boitier..une véritable carte, pas un SoC. Quand je vois la puissance des formats ITX industriels avec processeur i5 ou i7...
du coup, cela résout toutes les questions de câblerie interne (hormis l'ajout d'un connecteur vga sur l'arrière du drake, seule concession à la modernité).

Il est imho inutile d'envisager remplacer le coupleur 500 W par Themis... qui peut le plus peut le moins :-)

Le projet est intellectuellement séduisant en raison du challenge technique que ça représente, mais je reste très réservé quant à sa souplesse d'utilisation.

Marc

[F5WK]

Chaleureux bonjour (fait déjà 30°C et il n'est que 7H45)
Effectivement, la solution "repiquage de la F.I." serait une hérésie avec un truc capable d'échantillonner 60 MHz d'un coup. Donc éviscération du Drake, c'est l'approche la plus propre et la plus élégante.

Chaud devant.
Ici dans le Cotentin, pas de canicule et on est super bien, 30° plantigrade au plus chaud, mais on n'est pas obligé de rester au soleil.

La question de l'UART (exposé par le Soc pas par le FPGA) est réglée, j'ai écrit un bout de code qui est tombé en marche (serveur TCP qui cause avec l'UART, system call select() ) et qui répond vite et bien. La charge CPU du SoC dépend bien évidemment du sample rate, moins de 40% à 192 kS/s il en reste donc sous la pédale. Toutes les commandes provenant du TR-7 vont passer par l'UART, je n'envisage pas d'utiliser les GPIO du FPGA, pour réduire le câblage au maximum. Un PIC 18F4520 par exemple a largement assez d'io pour satisfaire toute l'interconnexion avec la face avant du TR-7 Le Smètre est un cas particulier, il est le seul à recevoir des data venant du soft SDR, et il impose un flux régulier, certes pas avec un gros débit.

Marc, tu es favorable à une "éviscération" du Drake, je n'étais pas parti avec cette idée, mais elle me tente. Je dois commencer par trouver une solution au remplacement du PTO tout en gardant la mécanique d'affichage, il faut passer du positionnement absolu du PTO à un positionnement relatif (encodeur incrémental) Il y a un OM F6 qui a fait des modifications profondes sur un TR-7 (DDS en remplacement du PTO entre autre) et qui a IMHO trop dénaturé la bête.

L'aspect souplesse d'utilisation me fait rigoler, je ne suis pas un opérateur - pas doué c'est tout -

Michel

[marc]

.... dans la fournaise savoyarde

oui, enfin quand je disais éviscération;...
le pto ne sert que de "bouton d'accord" et non à générer une fréquence (surtout vu ce qu'il sortait comparé à ce que fait un SDR)
La F.I. ne sert à rien
les bpf de réception sont trop étroits
l'audio... est inutilisable puisque la bf sort du poste client
a part l'ampli HF, je ne vois plus trop ce qu'il serait sage de conserver.
Je vais être méchant.... je transformerais l'afficheur en horloge.. il y a assez de 7 segments pour afficher heures, minutes et secondes

pause week-end, je file pour la enième fois sous la douche et je part à la chasse d'une plaque d'alu

Marc

[F5WK]

Hi Marc,

Il n'y a pas de BPF sur le TR-7 mais des LPF et HPF - Drake était en avance sur son temps !
Bon, on verra tout ça dans 3 semaines, en attendant j'étudie le code serveur de Pavel Demin sdr-transceiver-hpsdr.c Pour le code FPGA on verra plus tard, il y a du boulot.
Il y a pas de gens qui ont ajouté du code pour piloter leur hardware spécifique, en I2C pour la plupart, sauf un qui envoie des commandes de sélection de bande sur le CI-V d'un antique IC-735 et qui utilise *MON* UART (pas pour longtemps !)

Bon week-end,

Michel

[marc]

Avis à la population hessdéhéresque

je viens de recevoir l'avis de passage à Roissy des pcb suivants

- AlexI2C V2.0
- Mentor V2.0
- Thémis v2.0
- Télémaque V1.0
(et le désir s'accroît quand... etc etc... je les aurais donc dans mon sac lorsque j'arriverais sur la ville-capitale)

sur AlexI2C et Mentor
Il n'y a aucune modification majeur (hormis chasse aux bugs de masque de soie, légère modif d'un commutateur d'adresse sur AlexI2C). Aucun "remplacement" nécessaire pour ceux qui ont déjà une V1

Thémis V2 :
une carte pour F5BMI est réservée,
idem pour F1CHM qui a du d'ailleurs envoyer à Coline un virement paypal de 30 balles pour un jeu complet de pcb (à vérifier)
- je conserverais un pcb pour tests (modification radicale de la ligne de couplage, toutes les mesures sont à refaire)

Je n'ai plus en mémoire qui avait reçu une Thémis V1... (oui, Aloïs, quand tu nous tiens). Si ceux qui en ont déjà une pouvaient confirmer, ce serait génial (expédition faite dans la panique, au lab)

Télémaque et Mentor :
- 2 jeux offerts à ON7EQ, c'est la moindre des politesses que l'on puisse faire à l'auteur du schéma original du contrôleur. Je les lui ai promis.

Télémaque seule : F5BMI, bien entendu, auteur du pcb, et votre serviteur pour débuguer et tester la carte.
Reste donc 4 ou 5 Télémaque s'il y a des bêta-testeurs dans l'âme... ce serait sympa.

Je rappelle que Télémaque, Mentor et Odysseus constitue un jeu "à part" pour ceux qui envisagent l'utilisation d'un SSPA (futur projet de groupe electrolab ? ). Odysseus, réflecto SSPA, manque toujours à l'appel, il sera dessiné fin août/début septembre

Shadocks.jpg (42.59 Kio) Vu 5502 fois

PS : nous avons notre premier client étranger, Sigi Jetzlsperger, dh1klm... qui attend un jeu complet.

[marc]

bonjour à tous

Qui est partant pour un pcb de Hermes Lite V2 ?

https://github.com/softerhardware/Herme ... s-2.0beta3

je rappelle qu'il s'agit d'un SDR émission-réception DDC/DUC 12 bits 60MSPS (30 MHz de spectre d'un coup), compatible OpenHPSDR, faible coût (on estime le montage aux environs de 200 euros)

Ce n'est pas un projet concurrent a Angelia, qui est un "haut de gamme", mais une bidouille parallèle simple et vite faite, histoire de "passer le temps" et avoir un outil portable ou transportable sous la main. C'est une base saine, que j'utilise déjà depuis plus de 3 ans en version 1.0, et dont la qualité vaut largement celle de transceiver du commerce.
Il est 100% soudable "à la main" et n'exige pas de four à refusion (quelques QFN, une majorité de QFP, pas de BGA, passifs en 0805 pour la plupart)
C'est également, je l'espère, un socle compatible Alexiares Retrofit (il l'est au moins via le bus "J16" en attendant une adaptation "bus SPI"

Si je pose la question, c'est que j'entame la commande de pcb...

Marc

[F5MI]

Bjr Marc,
C'est le dernier de la série? Je suis partant depuis longtemps!
YL est enfin guérie de sa fracture de la clavicule, elle a repris une partie de ses activités, ce qui me permet de reprendre une partie des miennes!
Il y a des bonnes nouvelles parfois!
Amitiés
JP

[marc]

hop, marqué dans la feuille excel

oui, il s'agit de la toute dernière version, la septième.

Les emmerdes, c'est bien connu, ça vole en escadrille. L'avantage, c'est qu'il est rare que deux escadrilles se suivent :- )

Et voilà un lot d'images cochonnes :

bottom.PNG (120.13 Kio) Vu 5206 fois

top.PNG (119.08 Kio) Vu 5206 fois

je trouve le boulot fait avec kicad absolument remarquable (hormis pour le stitching, mais ça commence à être une maladie chez moi depuis que j'ai découvert la fonction "dupliquer en réseau" )

Marc

[F5MI]

OK Marc,
La V7 a l'air tout à fait OK.
Il y a 4 puces avec des soudures délicates, le reste c'est du classicos!! T'as travaillé sur cette CAO?
Amitiés JP

[marc]

Non, aucune intervention personnelle.
J'avais proposé de donner un coup de main au tout début du projet, peu de temps après la conclusion de la V1. Mais franchement -et je comprends tout à fait Steve sur ce point- Kicad est loin d'être un outil de travail collaboratif, et la structure de ses fichiers ne favorise pas un travail de groupe sur github ou équivalent.

Le projet aurait été modulaire qu'il aurait pu en être autrement.
Mais bon... ce n'est pas le cas. D'autant plus que KF7O a réalisé, via OSHpark, une foultitude de petits modules qui n'ont servi qu'à faire des tests partiels : l'étage d'entrée, la partie ADC (largement testée avec la V1), le fpga, la section Ethernet, le bias automatique delamorkitu et qui a provoqué probablement 80 % du retard de développement... il a pu déléguer certaines parties, mais uniquement à des OM qui se sont accrochés et qui ont insisté. Et surtout qui tenaient à respecter le cahier des charges de Steve, ce qui n'était pas mon cas... j'avais déjà bouffé du bias auto avec la Mobo 4.3, pas envie de recommencer.

il y a effectivement 3 CI en boitier QFN : le géné d'horloge programmable 5P49V5923, le circuit radio d'Analog Device AD9866BCPZ, et le pavé Ethernet KSZ9031RN. Par chance, ce sont tous des "gros" circuits, plus simples à positionner que des petits 16 contacts de 5mm d'arête.

Avec un ou deux verres de café-rhum-whisky-piquette, ça devrait le faire :-)

Marc

zut, j'avais pas vu le INA199A1DC ... là, oui, l'enfer à souder