Angelia/Hermes Lite V2.0

[marc]

.... et enfin la page ouiki
https://wiki.electrolab.fr/Projets:Lab:2018:Hermes_Lite
Est-t-il nécessaire de préciser que si vous trouviez des erreurs ou incongruités, vos remarques seront immédiatement reportées sur le document original.
Et hop, bonne lecture
je vais passer à mes propres tests :-) et tenter d'entamer la procédure de burinationnement/silico-gavure de mon fpga

Marc

[marc]

création d'un fil de discussion spécifiquement consacré au HL2
viewtopic.php?f=16&t=1457
le "fourre-tout" angélia/msa/hl2/EER/QRO sera peu à peu abandonné au profit de fils plus thématiques

Marc

[julienn]

Je suppose que je peux continuer ici pour dire des choses qui n'ont pas vocation à être conservées.

Je suis super content, je viens de faire les vérifications des tensions, et tout est bon
Merci pour cette super doc !!!

Pour U19, sans le fpga le enable reste au niveau bas. Donc ce n'est pas possible de le tester à ce stade, ou alors il faut forcer ce enable.

[marc]

oui, c'est ce que j'ai fait avec un bout de fil partant de l'arrivée 12V et soudé je ne sais plus où (sur un condo avec un beau dégagement pour la soudure). Je n'ai pas jugé utile d'ajouter ça dans le wiki... c'est probablement une erreur.
Je profiterais lâchement du montage de la carte de Bruno pour faire des photos et ajouter ce point.
Marc

[f4grx]

Pour ceux qui en sont a la programmation, n'hésitez pas a utiliser la version 20190223 du firmware, les nouveaux modes LED que KF7O a ajouté sur ma demande sont une aide précieuse:
https://github.com/softerhardware/Herme ... #idle-mode

[julienn]

@marc : je pense pas qu'une photo soit nécessaire, juste une petite phrase pour éviter que certains pensent qu'il y a un problème. (aussi j'avais essayé d'éditer le wiki, mais visiblement y'a pas moyen)

[julienn]

Je viens de confirmer que j'avais les bonnes fréquences d'horloge
(j'ai bêtement fait au scope)

[marc]

Pendant ce temps,à Moulinsart

moulinsart.jpg (18.26 Kio) Vu 2907 fois

Bravo, voilà une bonne chose de faite.

Du coté parisien
Après les déboires provoqués par l'usb blaster et le driver Intel, j'ai voulu buriner le fpga avec la méthode Raspberry pi indiquée sur le wiki rédigé par Steve.

- première étape, je me plante lourdement... pour moi, un raspberry est un raspberry est un raspberry est un raspberry. Et bien non... le modèle A que j'avais sous la main ne possède que 2x16 broches d'extension de bus/gpio. Du coup, à moins de modifier le code python de lancement du programme de test...

- seconde étape, je me plante lourdement... pour moi, un raspberry est un raspberry est un raspberry est un raspberry. Et bien non... le modèle 3B+ que je parviens à dénicher a bien 2x20 broches.... mais un nouveau bios comparé aux 3 ou 4 générations précédentes. Le noyau ne veux pas monter, du moins celui fourni par l'image de Steve (alors que la Raspian "officielle" tourne sans le moindre problème).

Intervient alors, par Bénélos, l'irréductible gaulois Efquatgéhérix qui arrive à point nommé avec une première potion magique qui confirme la réponse cohérente du bus Jtag sur une de mes cartes, et l'absence sur la seconde. 50 % d'échec ou de succès, c'est pas si mal. Et il apporte également un Raspberry 3B "sans plus", totalement compatible avec l'image d'ingestion du gateware. Et paf le hermes lite, up and running. Ne reste plus -ce sera fait ce matin- qu'à reproduire l'opération avec les toutes dernières versions de gateware, qui fournit, lors de l'injection de code, une foultitude d'informations de diagnostic suggérées par Sebastien et intégrées par Steve.

Au dernières nouvelles (il vous le dira mieux que moi), Sébastien parvenait à son tour à charger le firmware avec une version modifiée du soft de test et un raspberry B+ (à cette heure là, je roupillais comme un sonneur.
Reste à parfaire un soft plus universel qui puisse tourner sur plus ou moins n'importe quel SoC Linux... c'est encore le Seb qui s'y colle. A noter que Jam, le burin à fpga utilisé initialement par Steve (intégré à la suite de tests pour raspi) est un code open source fourni par Altera et modifié/adapté par KF7O.

la présence d'un raspberry ou d'un SoC sur un noyau plus ou moins orthodoxe Debian permet également d'installer PiHPSDR, client hpsdr qui intègre la routine de détection réseau "officielle" de l'openHPSDR (Quisk également d'ailleurs, mais bon, c'est moins évident)

J'attends que Seb ait pondu une version léchée de l'instal. pour rédiger la procédure dans le wiki.

Pour info, c'était "juste juste", cette histoire de programmation de firmware... le HackerZ Voice (les orga de "la nuit du hack" ) avaient prévu une prez de hermes lite
https://hackerzvoice.net/node/1218
samedi prochain... il fallait que ça finisse par tomber en marche (dommage que Seb ne puisse par venir, c'est tout de même lui le principal artisan de ces manœuvres de contournement de bugs en série)

Marc

[f4grx]

Pendant ce temps,à Moulinsart

moulinsart.jpg

Bravo, voilà une bonne chose de faite.

Ouais bravo ! Ensuite passe au PHY et composants annexes, et vérifie que la LED orange s'allume, et la verte clignote, ca se produit même sans fpga et permet de valider ce composant critique.

Du coté parisien
Après les déboires provoqués par l'usb blaster et le driver Intel, j'ai voulu buriner le fpga avec la méthode Raspberry pi indiquée sur le wiki rédigé par Steve.

- première étape, je me plante lourdement... pour moi, un raspberry est un raspberry est un raspberry est un raspberry. Et bien non... le modèle A que j'avais sous la main ne possède que 2x16 broches d'extension de bus/gpio. Du coup, à moins de modifier le code python de lancement du programme de test...

Et ca ne t'aurait servi a rien, les GPIO utilisés sont décrits en dur dans le code C...

- seconde étape, je me plante lourdement... pour moi, un raspberry est un raspberry est un raspberry est un raspberry. Et bien non... le modèle 3B+ que je parviens à dénicher a bien 2x20 broches.... mais un nouveau bios comparé aux 3 ou 4 générations précédentes. Le noyau ne veux pas monter, du moins celui fourni par l'image de Steve (alors que la Raspian "officielle" tourne sans le moindre problème).

Rah c'est pas si compliqué, toute image SD de Pi supporte les versions anciennes, mais évidemment pas les nouvelles! C'est juste que KF7O a pas pris un soft raspi a jour.
Son bouzin n'est PAS fait pour les particuliers, même si il le donne comme ca. C'est un outil de PROD et chaque détail le révèle. Si on veut s'en servir a l'aise, il faut détricoter son histoire et la modulariser.

Intervient alors, par Bénélos, l'irréductible gaulois Efquatgéhérix qui arrive à point nommé avec une première potion magique qui confirme la réponse cohérente du bus Jtag sur une de mes cartes, et l'absence sur la seconde. 50 % d'échec ou de succès, c'est pas si mal.

Mieux, tes deux FPGA sont vivants, mais le PHY de la deuxième a un souci, il ne voit pas la connexion réseau. Le firmware 20190223 te donnera plus d'infos.

Et il apporte également un Raspberry 3B "sans plus", totalement compatible avec l'image d'ingestion du gateware. Et paf le hermes lite, up and running. Ne reste plus -ce sera fait ce matin- qu'à reproduire l'opération avec les toutes dernières versions de gateware, qui fournit, lors de l'injection de code, une foultitude d'informations de diagnostic suggérées par Sebastien et intégrées par Steve.

Bah, un pi plus vieux quoi... L'image de raspi est OK pour la prod "loin apacher" mais n'est absolument pas pratique pour du debug. Pour cela il faut installer correctement le soft de KF7O sur n'importe quel pi avec un connecteur d'extension a 40 pins.

Au dernières nouvelles (il vous le dira mieux que moi), Sébastien parvenait à son tour à charger le firmware avec une version modifiée du soft de test et un raspberry B+ (à cette heure là, je roupillais comme un sonneur.

bah, surtout en comprenant ce qui se passe. Le python de KF7O ne sert a rien, ca se résume a 3 lignes de shell script.
SAUF QUE comme un âne j'ai laissé les softs améliorés dans la SD de mon raspi a la maison donc ce sera pour ce soir.

Reste à parfaire un soft plus universel qui puisse tourner sur plus ou moins n'importe quel SoC Linux... c'est encore le Seb qui s'y colle. A noter que Jam, le burin à fpga utilisé initialement par Steve (intégré à la suite de tests pour raspi) est un code open source fourni par Altera et modifié/adapté par KF7O.

Qui puisse tourner partout ou openOCD sait faire marcher un adaptateur JTAG, que ce soit linux windows usb blaster ftdi jlink ulink ou quesèjencor.
Ouais ca se fera mais s'pas simple, il s'agit d'ajouter le support du format STAPL a OpenOCD, c'est dans leur todolist depuis des mois (années?) donc ca va être un truc a long terme... Je peux probablement pas (et veux pas) directement porter le code d'Altera, pour des questions de licence.

la présence d'un raspberry ou d'un SoC sur un noyau plus ou moins orthodoxe Debian permet également d'installer PiHPSDR, client hpsdr qui intègre la routine de détection réseau "officielle" de l'openHPSDR (Quisk également d'ailleurs, mais bon, c'est moins évident)

Le kernel est linux, la distro basée sur debian, je pensais qu'on te faisait pas ce coup la :p

Pour la détection, je recommande de pas utiliser une usine a gaz mais simplement ce truc:
https://github.com/f4grx/hltools
lancer ./metis-detect.py remonte les hermes-lite présents sur le LAN.
et on peut vérifier que ca marche (setup réseau OK, etc) en lancant ./metis-emu.py qui répond aux demandes de metis-detect.py
Attention ca demande python 3, par contre c'est ultra-simple-minimaliste-compréhensible, ca n'implémente QUE la détection.

J'attends que Seb ait pondu une version léchée de l'instal. pour rédiger la procédure dans le wiki.

c'est un bien grand mot, voici ce que j'ai utilisé: dropper un zip sur un pi connecté en réseau, par exemple avec wget.
Ensuite on lance tar zxvf hl2-jam-prog.tar.gz,
on connecte le HL2 au pi comme décrit dans l'autre topic,
on lancer ./test1.py dans le dossier qui a été créé par le unzip.

Je n'ai absolument rien fait avec quisk dans ce zip, qui n'est que de la vérification (encore un truc de prod) que le burinage a marché. Je compte sur vous pour installer quisk ou un autre truc a coté (on pourra faire des instructions kivonbien)

Pour info, c'était "juste juste", cette histoire de programmation de firmware... le HackerZ Voice (les orga de "la nuit du hack" ) avaient prévu une prez de hermes lite
https://hackerzvoice.net/node/1218
samedi prochain... il fallait que ça finisse par tomber en marche (dommage que Seb ne puisse par venir, c'est tout de même lui le principal artisan de ces manœuvres de contournement de bugs en série)
Marc

Qui d'autre que toi peut faire ca? tu présentes si bien avec des mots qui leur sont si doux!

[marc]

t'es trop indulgent
Recevoir le matin est le pire moment lorsque le cycle de Wolf est au plus bas. Ce qui suit a été pris avec un câble ethernet de 5m en guise d'antenne.
en premier lieu, PiHPSDR de John Melton, et réception des premiers oiseaux locaux : oscillateurs et 50 Hz

pihpsdr_small.png (180.45 Kio) Vu 2902 fois

puis basculement sur PowerSDR sous Windows. Seules les zondeulongueux passent. RTL est mon premier signal de test concluant, le machin n'est pas totalement sourdingue. Avec le soleil qui tape, le niveau de thermique est sacrément important, et il faut atténuer à 40 dB pour ne pas saturer l'ADC

RTLmall.png (120.16 Kio) Vu 2902 fois

marc